Verilog
Un article de Wikipédia, l'encyclopédie libre.
Le Verilog HDL est un langage de description de circuits logiques en électronique (le sigle anglais HDL -Hardware Description Language- signifie Langage de Description du Matériel), utilisé pour la conception d'ASICs (application-specific integrated circuits, circuits spécialisés) et de FPGAs (field-programmable gate array).
[modifier] Historique
À l'origine, il s'agissait d'un langage propriétaire, développé par la société Cadence Design Systems, pour être utilisé dans leurs simulateurs logiques, mais le succès grandissant de VHDL (Very high speed integrated circuits Hardware Description Language, autre langage aux objectifs similaires) a incité ses concepteurs à faire de Verilog un standard ouvert ; c'est le standard IEEE 1364 dont il existe plusieurs versions, qui ont été enrichies pour offrir des fonctions équivalentes à celle de VHDL.
Verilog combine deux aspects
- la simulation : il permet de décrire l'enchaînement d'évènements
- description par combinaison d'éléments (modules, expressions, portes logiques...), ce qui permet de synthétiser des circuits.
La syntaxe de Verilog est réputée largement inspirée du langage de programmation C, bien que la ressemblance se limite en fait aux expressions. Ceci explique en partie son succès et sa diffusion rapide dans la communauté des ingénieurs qui ont déjà appris le langage C.
La structure du langage Verilog permet de décrire les entrées et les sorties de modules électroniques, pour définir des portes logiques virtuelles. La combinaison de modules permet de réaliser des schémas électroniques virtuels complexes qu'il est alors possible de tester dans un programme de simulation. De tels tests ont pour objectif de :
- valider le comportement des circuits décrits (le résultat qu'ils délivrent est bien celui attendu) ;
- valider les performances de ces circuits (ils répondent dans un temps donné et les signaux qui parcourent les différents modules sont correctement synchronisés)
[modifier] Exemple de circuit en Verilog
Voici un exemple de circuit logique (ici, un compteur) décrit au niveau RTL (register transfer logic), c'est-à-dire synthétisable :
module Div20x (rst, clk, cet, cep, count,tc);
//TITLE 'Divide-by-20 Counter with enables'
//enable CEP is a clock enable only
//enable CET is a clock enable and enables the TC output
//a counter using the Verilog language
parameter size = 5;
parameter length = 20;
input rst;
input clk;
input cet;
input cep;
output [size-1:0] count;
output tc;
reg [size-1:0] count;
wire tc;
always @ (posedge rst or posedge clk)
begin
if (rst)
count = 5'b0;
else if (cet && cep)
begin
if (count == length-1)
begin
count = 5'b0;
end
else
count = count + 1;
end
end
assign tc = (cet && (count == length-1));
endmodule
