Sortie collecteur ouvert

Un article de Wikipédia, l'encyclopédie libre.

Le collecteur ouvert est un type de sortie de circuit intégré logique de technologie bipolaire. Le terme équivalent drain ouvert est utilisé dans le cas de technologie MOS.

Sommaire

1 Principe
2 Symbole
3 Applications
4 Voir aussi

[modifier] Principe

cablage d'un collecteur ouvert

Lorsque la logique interne place un niveau haut en entrée, le transistor interne est saturé, et Vs ~ 0.

Lorsque la logique interne place un niveau bas en entrée, le transistor est bloqué, et Vs = Z (haute impédance). Cela équivaut au montage sans la sortie (elle n'influence pas le reste du montage).

Une résistance de tirage est généralement utilisée pour fixer l'état logique haute impédance Vs = Z à 1. La résistance est reliée en interne ou en externe du circuit entre l'alimentation et la sortie, et sa valeur est calculée de sorte que :

le courant nécessaire lors de l'état Vs = 0 peut être fourni par la/les sortie(s). Cela donne la valeur min.
le filtre RC créé par cette résistance et la capacité parasite de la porte logique (filtre passe-bas) ne perturbe pas le signal utile. Cela donne la valeur max.

[modifier] Symbole

[modifier] Applications

Sur une carte numérique il peut être intéressant de relier les sorties collecteur ouvert de plusieurs circuits intégrés de manière à réaliser une porte NOR implicite : si une sortie au moins est activée, le signal passe à 0. On trouve ce système par exemple sur la gestion de défaut d'alimentation de certains régulateurs de tension.
certaines sorties bidirectionnelles (entrée ou sortie) utilisent un collecteur ouvert pour ne pas provoquer de conflit.
Ces sorties sont utilisées par certains protocoles de bus série maître esclave, tels que l'I²C : cela procure certains avantages comme la gestion multi maître, la gestion de conflits de protocole sans conflit électrique, et la bidirectionalité.
Certains levelshifters utilisent des sorties collecteur ouvert pour réaliser la conversion de tension : un signal logique 0-1.8V peut être converti en signal logique 0-5V à l'aide d'une résistance de pull-up reliée au 5V, sous la condition que le transistor de sortie supporte la tension de 5V lorsqu'il est bloqué. Cette caractéristique permet également de séparer les alimentations de la logique interne et du périphérique commandé (réduction des perturbations).