PLL digitale

Un article de Wikipédia, l'encyclopédie libre.

Une PLL digitale est une boucle à verrouillage de phase dont tous les éléments internes sont à base de circuits digitaux. Il n'y a pas de composants passifs. Son terme anglophone est ADPLL (All Digital Phase-Locked Loop).

Les qualités de la PLL digitale sont :

  • son extrême petite taille sur silicium qui la rend particulièrement compétitive pour un grand nombre d'applications digitales ;
  • dans le cadre des réductions de taille des circuits intégrés, la PLL digitale est très facile à synthétiser, contrairement à la PLL mixte et à la PLL analogique, où un travail important de développement doit être effectué à chaque fois.

Actuellement, les PLL digitales peuvent générer des horloges du MHz à plusieurs GHz. Les derniers progrès réalisés dans le domaine des algorithmes digitaux permettent de produire des PLL digitales avec une qualité de bruit de phase respectable (-100 dBc / Hz à 10 kHz pour 4 GHz de sortie par exemple / en date de février 2007). Ces derniers progrès pourraient le rendre compétitif par rapport à la PLL mixte par exemple.

Pour des systèmes qui nécessitent des horloges très peu bruitées, il sera alors nécessaire de développer une PLL mixte ou RF.

[modifier] Composition d'une PLL digitale